我画了一个实验 PCB 来更好地理解 PCB 阻抗。当我查看 1 GHz 时的阻抗时，可以看到它在走线的大多数点上都是 119 Ω。然后，我创建了一个产生周期为 1 GHz（输出 3.3 V）的方波的源。我将此源的内部阻抗设置为 0 Ω。同时，在输出端添加了一个 119 Ω 的终端电阻。但是，有一点我不明白。通常，在阻抗均衡情况下需要 Zsource = Zline = Zload 以避免线路反射。在这种情况下，当我们施加 1ghz 信号时，我们不应该将其视为 119 Ω – 119 Ω 的分压器吗？所以我们期望的结果是 3.3V/2=1.65？有人可以帮我解决我的困惑吗？
\endgroup
2
最佳答案
3
通常，在阻抗均衡情况下需要 Zsource = Zline = Zload，以避免线路反射。
您不需要源与线路的特性阻抗相匹配。避免任何反射的最低设置是正确终止负载端。这可以进一步修改为，为了避免破坏性反射，只需要终止源端。
在您的情况下，源为零欧姆，因此全电压信号被施加到传输线，并且如果该线路高效，那么您可以期望在线路的终端看到相同的信号电平。
这是因为当你将 3.3 伏电压直接施加到线路上时，特性阻抗 (119 Ω) 决定了 27.7 mA 的电流。这是简单的欧姆定律。
当 3.3 伏电压和 27.7 毫安电流到达线路远端时，遇到的负载也是 119 Ω。因此，欧姆定律不会受到影响，不会发生反射，并且负载电阻 (119 Ω) 接收全部 3.3 伏电压并吸收 27.7 毫安电流。
\endgroup
|
不，如果认为传输线无损，则其电阻为零。
因此，当你用 0 欧姆驱动它时，它不会分压。
因此，对于进入 PCB 走线的 3.3V 波形，它将通过电线传播，并在传播所需的延迟后以 3.3V 波形的形式输出。
PCB 走线的特性阻抗的意思是，当你施加某个电压时，就会有电流开始流入导线，这个电压与电流之比就是信号的传输线特性阻抗，可以将其看作是具有电感和电容的无限小的导线截面，这就是为什么 Z0 ~ sqrt(L/C)。
终端电阻只是使传输线的输入看起来连续且无限，因为当信号从传输线出来时，相同电压的相同电流应该流出到电阻器。
当驱动器输出阻抗至传输线的阻抗等于特性阻抗时，电压已经被源阻抗和传输线阻抗除以，同样，当信号进入传输线并传播到输出时，传输线会以某个电压吸收一些电流。
基本上，对于稳定状态的直流信号，传输线为 0 欧姆，但对于变化的信号，它是一条延迟线，看起来像一个具有特征阻抗的电阻，直到信号到达延迟线的末端，如果发生这种情况，延迟线输出具有特征阻抗的终端电阻，则无论信号是否经过延迟，输入看起来都会像恒定电阻。
\endgroup
|
您建议的正常条件是双终端条件。这倾向于最大化带宽（理想化的模拟不会显示任何内容，但更现实的有损和色散模型可能会显示），并且显然（鉴于以下内容）对失配的容忍度更高，但缺点是相对于输入电压或驱动强度会损失 6dB。
线路至少需要在一端终止，否则会产生驻波。考虑从终止于 Zo 的端口 1 向终止于 0 或 ∞Ω 的端口 2 发射的波。结果将完全反射（分别在相反或相同的相位），从而产生 VSWR 为 2。端口 1 上的反射波被终止，不会再产生反射。如果波最初从端口 2 发射，情况也是如此。
您的模拟显示信号质量良好且振幅完整，因为源端口为 0，发射等振幅波，该波在远端被完全吸收。实际驱动器将具有更高的源阻抗，因此预计远端需要一个接收器——可以处理减小的振幅，因为传统 LVCMOS 输入引脚不会（但在 1GHz 时可能也不会响应得很好）。
更有可能的是，驱动器将是高阻抗（电流源），与 LVDS 一样，而接收器基本上是一个差分比较器。
\endgroup
|
您是指 Zline 等而不是 Vline 等吗？
\endgroup
–
是的，谢谢你的警告
\endgroup
–
|